FOF- 461
JPO DA 3

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-284242

(43)公開日 平成9年(1997)10月31日

| (51) Int.Cl. ⁶ | | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|---------------------------|-------|------|--------|---------|-------|---|--------|
| H 0 4 J | 1/05 | | | H04J | 1/05 | | |
| | 3/00 | | | | 3/00 | L | |
| H04L | 27/34 | | | H 0 4 L | 27/00 | E | |

請求項の数9 OL (全 15 頁) 審査請求 有

(21)出願番号 特願平8-92834

(22)出願日 平成8年(1996)4月15日 (71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 市▲吉▼ 修

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

(54)【発明の名称】 可変帯域幅周波数分割多重通信方式

(57)【要約】

【課題】周波数分割多重通信において、帯域幅が可変で あってかつ小規模な通信装置を提供する。

【解決手段】送信側の合波装置においては、各チャネル の信号をA/D変換器3でディジタル化したのち、複素 乗算器5においてチャネル間隔Δfごとの異なる周波数 の複素信号に変換し、複数のスイッチ素子 7 を有するス イッチ回路6を経て、フーリエ逆変換を行うIFFT回 路8に入力する。 IFFT回路8の出力側には、 Afの 1/2をナイキスト周波数とするナイキスト特性型のデ ィジタルサブフィルタ10-1~10-Nを配置し、これら ディジタルサブフィルタ10-1~10-Nの出力を遅延器 11-1~11-Nを介して加算回路12で加算する。受信 側の分波装置も、この合波装置と見合う構成とする。各 スイッチ素子7の状態を変化させることにより、帯域幅 を変化させる。



【特許請求の範囲】

【請求項1】 合波回路を含む送信側装置と分波回路を含む受信側装置とを有し、チャネル周波数間隔が Δ f であり、かつ前記チャネル周波数間隔よりも広帯域のチャネルを設定できる可変帯域幅周波数分割多重通信方式において、

前記合波回路が、

前記チャネル周波数間隔 Δ f の自然数倍のサンプリング 周波数 f sを発生する標本化タイミング発生回路と、

送信されるべき N本の独立な送信情報信号に対して個別 10 に設けられ、前記サンプリング周波数 fsに応じて対応する送信情報信号を標本化し、ディジタル信号に変換するA/D変換器と、

kを0からN-1までの各整数として、周波数がそれぞれ前記チャネル周波数間隔 Δ fのk倍である複素信号を発生する複素局部発振回路と、

N個の複素乗算器を備えて前記各A/D変換器の出力と 前記各複素信号とを1対1で乗算してN個の出力信号と して出力する複素乗算回路と、

N点の複素フーリエ逆変換演算を行うフーリエ逆変換回 20 路と

前記複素乗算回路の出力と前記フーリエ逆変換回路の入力との間に設けられたN入力N出力のスイッチ回路と、前記フーリエ逆変換回路のN個の出力にそれぞれ1個ずつ設けられフィルタリングを行うディジタルサブフィルタと、

前記各ディジタルサブフィルタの出力にそれぞれ1個ず つ設けられた遅延器と、

前記各遅延器の出力を受けてその総和を出力する加算回 路と、を有し、

k番目($1 \le k \le N$)の遅延器が(k-1)/ f_s で表わされる遅延を対応するディジタルサブフィルタの出力に与えることを特徴とする可変帯域幅周波数分割多重通信方式。

【請求項2】 前記サンプリング周波数 f s が N Δ f で表わされ、前記送信側装置に、前記合波回路から出力される複素標本系列を受けて複素連続信号に変換する高速 D / A 変換回路と、上記高速 D / A 変換回路の出力により搬送波を直交振幅変調する直交振幅変調回路とがさらに設けられている請求項1に記載の可変帯域幅周波数分 40割多重通信方式。

【請求項3】 前記スイッチ回路が、3入力1出力のN個のスイッチ素子を有し、k番目のスイッチ素子の第1の入力端子が前記スイッチ回路のk-1番目の入力端子に接続し、前記k番目のスイッチ素子の第2の入力端子が前記スイッチ回路のk番目の入力端子に接続し、前記k番目のスイッチ素子の出力端子に接続し、前記k番目のスイッチ素子の出力端子に接続し、前記k番目の出力端子に接続している請求項1または2に記載の可変帯域幅 50

周波数分割多重通信方式。

【請求項 4 】 合波回路を含む送信側装置と分波回路を含む受信側装置とを有し、チャネル周波数間隔が Δ f であり、かつ前記チャネル周波数間隔よりも広帯域のチャネルを設定できる可変帯域幅周波数分割多重通信方式において、

2

Nを自然数とし、

ベースバンドの信号に変換されディジタル化された受信 信号が前記分波回路に入力し、

10 前記分波回路が、

前記チャネル周波数間隔 Δ f の自然数倍のサンプリング周波数 f s を発生する標本化タイミング発生回路と、前記ディジタル化された受信信号による複素ディジタル数値系列を入力とし前記サンプリング周波数 f s に同期してシフト動作を行うN出力のシフトレジスタと、前記シフトレジスタの各段の出力を前記サンプリング周波数 f s に同期して標本化する標本化回路と、

前記標本化回路から並列出力されるN個の信号に対して それぞれ1個ずつ設けられたディジタルサブフィルタ と、

前記各ディジタルサブフィルタの各出力を入力としてN 点の複素フーリエ変換を行うフーリエ変換回路と、 前記フーリエ変換回路の出力に設けられたN入力N出力 のスイッチ回路と、

kを0からN-1までの各整数として、周波数がそれぞれ前記チャネル周波数間隔 Δ fのk倍である複素信号を発生する複素局部発振回路と、

N個の複素乗算器を備えて前記スイッチ回路の各出力と 前記各複素信号とを1対1で乗算してN個の出力信号と 30 して出力する複素乗算回路と、

前記各複素乗算器ごとに設けられたD/A変換器と、を 有し、

前記各D/A変換器の出力において周波数分割多重分波 された信号を得ることを特徴とする可変帯域幅周波数分 割多重通信方式。

【請求項 5 】 前記サンプリング周波数 f_s が $N \Delta f$ で表わされ、前記受信側装置に、受信中間周波数信号を受けてこれを直交振幅復調する直交振幅復調回路と、前記直交振幅復調回路の出力を前記サンプリング周波数 f_s

で標本化してディジタル化するA/D変換回路とを有し、前記A/D変換回路からの複素ディジタル信号が前記シフトレジスタに与えられる請求項4に記載の可変帯域幅周波数分割多重通信方式。

【請求項6】 前記スイッチ回路が、1入力3出力のN個のスイッチ素子と、N個の第1の加算器と、N個の第2の加算器とを有し、k番目の第2の加算器はk+1番目のスイッチ素子の第1の出力端子の値とk番目のスイッチ素子の第2の出力端子の値を加算して前記スイッチ回路のk番目の出力端子に出力し、k番目の第1の加算器はk-1番目のスイッチ素子の第3の出力端子の値と

前記スイッチ回路の k 番目の入力端子の値とを加算して 前記 k 番目のスイッチ素子の入力端子に入力させる、請 求項 4 または 5 に記載の可変帯域幅周波数分割多重通信 方式。

【請求項7】 前記複素局部発振回路がN式のダイレクトディジタルシンセサイザで構成されている請求項1または4に記載の可変帯域幅周波数分割多重通信方式。

【請求項8】 前記各ディジタルサブフィルタが全体として一つのディジタルフィルタをなし、その周波数特性が周波数 Δ f / 2 において折り返し重畳すると $[0, \Delta$ f] なる周波数領域において完全に平坦となるような特性である請求項1または4に記載の可変帯域幅周波数分割多重通信方式。

【請求項9】 各地域ごとに対応して別個に設けられる アンテナを有する中継局を使用して多元接続を行い、前 記複数の地域間での完全接続を提供する可変帯域幅周波 数分割多重通信方式において、

前記中継局内が、前記アンテナごとに設けられた受信装置及び送信装置と、前記チャネル周波数間隔 Δ f の自然数倍のサンプリング周波数 f $_{S}$ を発生する標本化タイミング発生回路と、 $_{k}$ を0から $_{N-1}$ までの各整数として、周波数がそれぞれ前記チャネル周波数間隔 Δ f の k 倍である複素信号を発生する複素局部発振回路と、ベースバンドマトリクススイッチと、前記受信装置ごとに当該受信装置と前記ベースバンドマトリクススイッチの入力側との間に設けられる分波回路と、前記送信装置ごとに前記ベースバンドマトリクススイッチの出力側と当該送信装置との間に設けられる合波回路とを有し、

前記ベースバンドマトリクススイッチから出力されるN 30本の独立な情報信号に対してそれぞれ1個ずつ設けられた複素乗算器を備えて前記各情報信号と前記各複素信号とを1対1で乗算してN個の出力信号として出力する第 1の複素乗算回路と、

N点の複素フーリエ逆変換演算を行うフーリエ逆変換回 路と、

前記第1の複素乗算回路の出力と前記フーリエ逆変換回路の入力との間に設けられたN入力N出力の第1のスイッチ回路と、

前記フーリエ逆変換回路のN個の出力にそれぞれ1個ずつ設けられフィルタリングを行う第1のディジタルサブフィルタと、

前記各第1のディジタルサブフィルタの出力にそれぞれ 1個ずつ設けられた遅延器と、

前記各遅延器の出力を受けてその総和を前記送信装置に 対して出力する加算回路と、を有し、

k番目 $(1 \le k \le N)$ の遅延器が (k-1) / f_s で表わされる遅延を対応する第1のディジタルサブフィルタの出力に与え、

前記各分波回路が、

前記各合波回路が、

4

前記受信装置からの複素ディジタル数値系列を入力とし前記サンプリング周波数 f sに同期してシフト動作を行うN出力のシフトレジスタと、

前記シフトレジスタの各段の出力を前記サンプリング周波数 fsに同期して標本化する標本化回路と、

前記標本化回路から並列出力されるN個の信号に対して それぞれ1個ずつ設けられた第2のディジタルサブフィ ルタと、

前記各第2のディジタルサブフィルタの各出力を入力と
の してN点の複素フーリエ変換を行うフーリエ変換回路
と、

前記フーリエ変換回路の出力に設けられたN入力N出力 の第2のスイッチ回路と、

N個の複素乗算器を備えて前記スイッチ回路の各出力と前記各複素信号とを1対1で乗算してN個の出力信号として出力する第2の複素乗算回路と、を有し、

前記第2の複素乗算回路の前記各複素乗算器の出力において周波数分割多重分波された信号を前記ベースバンドマトリクススイッチに供給することを特徴とする可変帯 20 域幅周波数分割多重通信方式。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、通信や計測分野において広汎に用いられる周波数分割多重化技術に関し、特に、チャネルごとの周波数帯域を可変にして周波数チャネルの分割、多重化を実現する可変帯域幅周波数分割多重(FDM; Frequency Division Multiplex)システムに関する。

[0002]

50 ている。

【従来の技術】トランスマルチプレクサ(TMUX)技術は、一括ディジタル信号処理により、多数の周波数分割多重(FDM)信号の分波及び合波を効率的に行う技術であり、通信網において、例えば、周波数分割多重信号と時分割多重(TDM; TimeDivision Multiplex)信号の相互変換などに、広汎に用いられている。トランスマルチプレクサの基本的な考えは、下記文献、Maurice G. Bellanger and Jacques L. Daguet, "TDM-FDM Trans multiplexer: Digital Polyphase and FFT", IEEE Trans., COM-22, No. 9, September 1974により提案されて

いる。しかしながら、従来のトランスマルチプレクサは、FDMチャネルの周波数間隔を Δ fとすると、各チャネルの帯域幅は最大 Δ fに制限されてしまうという問題点を有する。現在、マルチメディア通信が注目を集めているが、マルチメディア通信には種々の帯域幅での通信が可能な柔軟な通信路が必要とされており、上述した従来のトランスマルチプレクサは個々のチャネルの周波数帯域が固定されているためにマルチメディア通信には使いにくいものとなっている。このため、可変周波数帯域での通信が可能なトランスマルチプレクサが検討され

【0003】例えば、特開昭63-200635号公報には、チャネルクロックの他にチャネルクロックに比べて周波数がm倍である内挿クロックも発生させるとともに内挿型ディジタルサブフィルタを使用し、この内挿型ディジタルサブフィルタによって、チャネルクロックと内挿クロックによるタイミングに基づいて所定のフィルタリングを行い、かつ内挿クロックのサンプル速度でフィルタ出力を発生させてフーリエ変換回路に入力させるようにした倍数サンプリング型のトランスマルチプレクサが開示されている。図9はこの特開昭63-200635号公報に示されたトランスマルチプレクサの構成を示すブロック図である。

【0004】このトランスマルチプレクサは、中間周波 数(IF)信号が入力であるとして、この中間周波数信 号をベースバンド信号に変換するためのローカル発振信 号を発生するローカル発振器101と、チャネル間隔が Δf、多重度がNであるとしてNΔfの周波数の多重化 クロックを発生する多重化クロック発生器109と、多 重化クロックをN/m分周して内挿クロックを発生する N/m分周器115と、内挿クロックをさらにm分周し てチャネルクロックとするm分周器116を備えてい る。一方のミキサ103には、入力である中間周波数信 号とローカル発振信号が入力し、他方のミキサ104に は中間周波数信号と、π/2移相器102によって位相 がπ/2だけ遅らされたローカル発振信号が入力してい る。これら各ミキサ103,104の出力側には、それ ぞれ、ローパスフィルタ(LPF)105,106を介 してA/D (アナログ/ディジタル)変換器107,1 08が設けられている。

【0005】各A/D変換器107,108の出力は、多重化クロックとチャネルクロックとに基づいて、Nサンプルごとに入力時系列をN個の別個の出力に分離出力するスイッチ回路(信号分岐/標本化回路)111に入力しており、スイッチ回路111のN個の出力には、それぞれ、遅延器112-1~112-Nを介して内挿型ディジタルサブフィルタ117-1~117-Nが接続している。遅延器112-1~112-Nは、入力する信号の到来順序に比例した遅延を与えることによってタイミングの一致したベースバンド信号を発生させるためのものである。そしてN個の内挿型ディジタルサブフィルタ117-1~117-Nの出力に基づいてN点の複素高速フーリエ変換(FFT)を実行するFFT回路114が設けられており、FFT回路114のN個の複素出力がこのトランスマルチプレクサの各チャネル出力となっている。

【0006】内挿型ディジタルサブフィルタの構成が図 たチャネル多重化装置は、信号内挿回路や周波数シフト 10(a), (b)に示されている。図10(a)は、(N/2)+ 回路を有するために回路規模が大きく、回路規模を抑え ようとして周波数シフト回路などを一部のチャネルのみ に配備すると、任意の周波数位置にあるチャネルの広帯 の構成を示している。図10(a)の構成の場合、内挿型 域化を実現するためには $N \times N$ 完全マトリクススイッチ ディジタルサブフィルタは、入力にそれぞれ接続された 50 を必要とし、結局、回路規模が大きくなるという問題点

2つのディジタルサブフィルタ121,122と、ディジタルサブフィルタ122の出力を遅延させる遅延回路124と、ディジタルサブフィルタ121の出力と遅延回路124の出力を加算する加算器126とを有している。同様に、図10(b)の構成の場合、内挿型ディジタルサブフィルタは、入力にそれぞれ接続された2つのディジタルサブフィルタ121,123と、ディジタルサブフィルタ123の出力を遅延させる遅延回路125と、ディジタルサブフィルタ121の出力と遅延回路1

6

【0007】このようにして構成した倍数サンプリング 型トランスマルチプレクサを用いた可変帯域幅FDM分 波回路が、特開昭63-200636号公報に開示され ている。図11はこの分波回路の構成を示すブロック図 である。この分波回路は、図9に示した倍数サンプリン グ型トランスマルチプレクサ (TMUX) 分波回路22 1の出力側にスイッチマトリクス222を配置し、スイ ッチマトリクス222の出力側には、k個の信号内挿回 路 2 2 3 -1 ~ 2 2 3 -kが設けられている。帯域幅が Δ f である信号が k − 5 本、帯域幅が 2 Δ f である信号と 3 Δ f である信号がそれぞれ1本ずつ出力されるものとす る。帯域幅が Δ f である信号は、各信号内挿回路 2 2 3 -6~223-kからそれぞれ出力される。また、帯域幅が 2 Δ f である信号は、2つの信号内挿回路223-1,2 23-2を用い、これら信号内挿回路223-1,223-2 の出力をそれぞれ周波数シフト回路 2 2 4-1, 2 2 4-2 を介して加算器225-1で加算することにより得られ る。加算器225-1の出力側には、アナログローパスフ ィルタ226-1が挿入されている。同様に、帯域幅が3 30 Δ f である信号は、3個の信号内挿回路223-3~22 3-5を用い、これら信号内挿回路 2 2 3-3~ 2 2 3-5の 出力をそれぞれ周波数シフト回路 2 2 4-3~2 2 4-5を 介して加算器225-2で加算し、アナログローパスフィ ルタ226-2を通過させることによって得られる。

[0008]

【発明が解決しようとする課題】上述した従来の倍数サンプリング型トランスマルチプレクサでは、サンプリング周波数が24fであってチャネルごとの信号の帯域幅がムfに限定されるので、チャネルの多重化を行うためには帯域幅の広帯域化が必要となり、そのためにサンプリング周波数を上昇させた信号系列への変換、すなわち内挿動作が必要となる。このため、内挿回路が必要となってしまうという問題点がある。さらに、上述した従来の倍数サンプリング型を用いたチャネル多重化装置は、信号内挿回路や周波数シフト回路を有するために回路規模が大きく、回路規模を抑えようとして周波数シフト回路などを一部のチャネルの広帯域化を実現するためにはN×N完全マトリクススイッチを必要と1 結局 回路規模が大きくたろという問題

がある。

【0009】本発明の目的は、上述の従来技術の欠点を 克服し、内挿回路を必要とせず、かつ簡単な構造のスイ ッチを用いて完全に帯域幅可変の通信を実現できる可変 帯域幅周波数分割多重通信方式を提供することにある。

[0010]

【課題を解決するための手段】本発明の可変帯域幅周波数分割多重通信方式は、合波回路を含む送信側装置と分波回路を含む受信側装置とを有し、チャネル周波数間隔が Δ f であり、かつチャネル周波数間隔よりも広帯域のチャネルを設定できる可変帯域幅周波数分割多重通信方式において、以下のように、合波回路及び/または分波回路を構成したものである。

【0011】まず、合波回路においては、チャネル周波 数間隔 A f の自然数倍のサンプリング周波数 f sを発生 する標本化タイミング発生回路と、送信されるべきN本 の独立な送信情報信号に対して個別に設けられ、サンプ リング周波数 f sに応じて対応する送信情報信号を標本 化し、ディジタル信号に変換するA/D変換器と、kを ○からN-1までの各整数として、周波数がそれぞれチ ャネル周波数間隔 Δ f の k 倍である複素信号を発生する 複素局部発振回路と、N個の複素乗算器を備えて各A/ D変換器の出力と各複素信号とを1対1で乗算してN個 の出力信号として出力する複素乗算回路と、N点の複素 フーリエ逆変換演算を行うフーリエ逆変換回路と、複素 乗算回路の出力とフーリエ逆変換回路の入力との間に設 けられたN入力N出力のスイッチ回路と、フーリエ逆変 換回路のN個の出力にそれぞれ1個ずつ設けられフィル タリングを行うディジタルサブフィルタと、各ディジタ ルサブフィルタの出力にそれぞれ1個ずつ設けられた遅 延器と、各遅延器の出力を受けてその総和を出力する加 算回路と、を有し、k番目 (1 ≦ k ≦ N) の遅延器が (k-1) $/ f_s$ で表わされる遅延を対応するディジタ ルサブフィルタの出力に与えることを特徴とする。

【0012】この合波回路が出力する複素標本系列は、例えば、高速D/A変換回路で複素連続信号に変換した後に直交振幅変調回路に入力して搬送波を直交振幅変調するために使用すればよい。また、スイッチ回路としては、例えば、3入力1出力のN個のスイッチ素子を有し、k番目のスイッチ素子の第1の入力端子がスイッチ回路のk-1番目の入力端子に接続し、k番目のスイッチ素子の第2の入力端子に接続し、k番目のスイッチ素子の出力端子に接続し、k番目のスイッチ素子の出力端子に接続し、k番目のスイッチ素子の出力端子に接続しているものを使用できる。このようなスイッチ回路を用いることにより、スイッチ回路のk番目の入力をk番目の出力端子に出力できるともに、k±1番目の出力端子にも出力できるようになる。

【0013】また、ベースバンドの信号に変換されディ

8

ジタル化された受信信号が入力する分波回路において は、チャネル周波数間隔 Δ f の自然数倍のサンプリング 周波数 fsを発生する標本化タイミング発生回路と、デ ィジタル化された受信信号による複素ディジタル数値系 列を入力としサンプリング周波数 fsに同期してシフト 動作を行うN出力のシフトレジスタと、シフトレジスタ の各段の出力をサンプリング周波数 f sに同期して標本 化する標本化回路と、標本化回路から並列出力されるN 個の信号に対してそれぞれ1個ずつ設けられたディジタ ルサブフィルタと、各ディジタルサブフィルタの各出力 を入力としてN点の複素フーリエ変換を行うフーリエ変 換回路と、フーリエ変換回路の出力に設けられたN入力 N出力のスイッチ回路と、kを0からN-1までの各整 数として、周波数がそれぞれチャネル周波数間隔 Δfの k倍である複素信号を発生する複素局部発振回路と、N 個の複素乗算器を備えてスイッチ回路の各出力と各複素 信号とを1対1で乗算してN個の出力信号として出力す る複素乗算回路と、各複素乗算器ごとに設けられたD/ A変換器と、を有し、各D/A変換器の出力において周 波数分割多重分波された信号を得ることを特徴とする。

【0014】この分波回路への入力としては、例えば、 受信中間周波数信号を直交振幅復調回路で直交振幅復調 したのちにA/D変換回路によってサンプリング周波数 fsで標本化しディジタル化したものを使用することが できる。また、スイッチ回路としては、例えば、1入力 3出力のN個のスイッチ素子と、N個の第1の加算器 と、N個の第2の加算器とを有し、k番目の第2の加算 器はk+1番目のスイッチ素子の第1の出力端子の値と k番目のスイッチ素子の第2の出力端子の値を加算して スイッチ回路のk番目の出力端子に出力し、k番目の第 1の加算器はk-1番目のスイッチ素子の第3の出力端 子の値とスイッチ回路のk番目の入力端子の値とを加算 してk番目のスイッチ素子の入力端子に入力させるもの を使用できる。このようなスイッチ回路を構成すること により、スイッチ回路のk番目の入力端子への入力をそ のまま k 番目の出力端子に出力できるとともに、 k-1 番目、k番目及びk+1番目の各入力端子への入力の和 をk番目の出力端子に出力することが可能になる。

【0015】本発明の可変帯域幅周波数分割多重通信方式において、サンプリング周波数 f_s としては、例えば $N\Delta f$ を用いることができる。また、複素局部発振回路 としては、N式のダイレクトディジタルシンセサイザを 使用できる。さらに、各ディジタルサブフィルタが全体 として一つのディジタルフィルタをなし、その周波数特性が周波数 $\Delta f/2$ において折り返し重畳すると $[0,\Delta f]$ なる周波数領域において完全に平坦となるような 特性であるものを用いることが可能である。

【0016】さらに本発明は、各地域ごとに対応して別個に設けられるアンテナを有する中継局を使用して多元 50 接続を行い、複数の地域間での完全接続を提供する可変 帯域幅周波数分割多重通信方式にも適用できる。その場合には、中継局内に、アンテナごとに設けられた受信装置及び送信装置と、ベースバンドマトリクススイッチとを設けた上で、受信装置ごとに当該受信装置とベースバンドマトリクススイッチの入力側との間に本発明の分波回路を設け、送信装置ごとにベースバンドマトリクススイッチの出力側と当該送信装置との間に本発明の合波回路を設けるようにすればよい。標本化タイミング発生回路及び複素局部発振回路は、各分波回路及び合波回路で共用すればよい。

【発明の実施の形態】次に、本発明の実施の形態につい

て図面を参照して説明する。図1は、本発明の実施の一

形態の可変帯域幅周波数分割多重通信方式の構成を示す ブロック図である。この多重通信方式は、送信側装置8

[0017]

1と受信側装置82とを回線83で接続した構成であ る。送信側装置81には、N本の独立な送信情報信号を 入力として本発明に基づくトランスマルチプレクサによ ってこれを合波する合波回路91と、合波回路91の出 力に対して高速のディジタル/アナログ変換を行う高速 D/A変換回路44と、搬送波を出力するローカル発振 器40と、高速D/A変換回路44の出力により搬送波 を直交振幅変調(QAM)するための直交振幅変調回路 92と、直交変調振幅回路92の出力を受信側装置91 に向けて回線83を介して出力するための送信部93と が設けられている。一方、受信側装置82は、送信側装 置81から送られてきた伝送信号を受信して受信 IF (中間周波数) 信号とする受信部94と、送信側装置8 1内のローカル発振器40とほぼ同じ周波数のローカル 発振信号を発生するローカル発振器45と、ローカル発 振信号により受信IF信号を直交振幅復調(QAD)す るための直交振幅復調回路95と、サンプリング周波数 fsによって直交振幅復調回路95の出力を標本化して ディジタル信号に変換するA/D変換回路46と、サン プリング周波数 fsの信号をA/D変換回路 46に供給 するとともに本発明に基づくトランスマルチプレクサに よってA/D変換回路46の出力をN個の情報信号に分 波する分波回路96とを有している。サンプリング周波 数 f_sは、チャネルの周波数間隔をΔfとすると、通常 は、 $f_s = N \Delta f$ であるように設定される。このサンプ リング周波数 f sは、送信側装置 8 1 と受信側装置 8 2 とでそれぞれ独立に発生する。

【0018】まず、送信側装置(可変帯域幅送信装置) 81に配置される合波回路91の構成を図2を用いて説明する。

【0019】サンプリング周波数 f_s の信号を発生する標本化タイミング発生器 1 と、N 個の独立した送信情報信号をそれぞれサンプリング周波数 f_s で標本化してディジタル化するためのN 個のA/D(T ナログ/ディジタル)変換器 5 が設けられている。また、サンプリング 50

周波数 f_s に基づき k Δ f の周波数 ($k=0,1,\cdots,N-1$) のN個の複素ローカル信号をディジタル値として発生するN式の複素局部発振回路 4 が設けられている。複素ローカル信号の複素とは、余弦成分と正弦成分とを同時に発生することを意味する。各 A D 変換器 3 の出力には、それぞれ、複素乗算器 5 が接続されており、各複素乗算器 5 には、対応する A D 変換器 3 の出力信号のほか、複素局部発振回路 4 からの複素ローカル信号 [周波数 =0, Δ f, 2 Δ f, \cdots , (N-1) Δ f] が入力する。

10

10 すなわち、i $(1 \le i \le N)$ 番目の送信情報信号はi番目のA/D変換器3に入力してディジタル信号に変換され、i番目の複素乗算器5において、周波数が(i-1) Δ fである複素ローカル信号と乗算されることになる。

【0020】これらN個の複素加算器5からの出力は、制御部8によって制御されるスイッチ回路(スイッチマトリクス)6に入力する。スイッチマトリクスには、3入力1出力のスイッチ素子7がN個含まれており、各スイッチ素子7の入力端子を S_1 , S_2 , S_3 とすると、i

(1 ≤ i ≤ N) 番目の複素加算器 5 の出力は、 i 番目のスイッチ素子 7 の S_2 入力端子と i + 1 番目のスイッチ素子 7 の S_3 入力端子に入力する。また、 i 番目のスイッチ素子 7 の S_1 入力端子は、 i + 1 番目のスイッチ素子 1 の出力端子に接続している。ただし、 i + 1 > N であれば、該当する配線は行われない。これらスイッチ素子 1 は、制御部 1 によって、個別に入力端子 1 の

【0021】各スイッチ素子7からの出力が入力してN点の高速複素フーリエ逆変換演算を行うI F F T 回路 9が設けられている。I F F T 回路 9には、サンプリング 周波数 f_s が供給されている。I F F T 回路 9 のN個の (複素)出力には、それぞれ、ディジタルサブフィルタ $10-1\sim10$ -Nを介して遅延器 $11-1\sim11$ -Nが接続されている。各ディジタルサブフィルタ $10-1\sim10$ -Nと各遅延器 $11-1\sim11$ -Nにはサンプリング周波数 f_s が供給されている。 i 番目のディジタルサブフィルタ 10-iは、伝達特性が $G_{i-1}(Z^N)$ で表わされるフィルタリングを行うものであって、これらN個のディジタルサブフィルタ $10-1\sim10$ -Nが集合してディジタルフィルタ回路を構成している。一方、i 番目の遅延器 11-iは、

40 $(i-1)/\Delta f$ で表わされる遅延時間を与えるものである。これらN個の遅延器 $11-1\sim11-N$ が集合して遅延回路を構成している。そして、各遅延器 $11-1\sim11-N$ からの(複素)出力は加算回路12によって総和を算出され、複素標本系列として高速D/A変換回路44(図1)に入力し、高速D/A変換回路44で複素連続信号に変換されて直交振幅変調回路92(図1)に入力する

【0022】次に、受信側装置(可変帯域幅受信装置) 82に配置される分波回路96の構成を図3を用いて説 明する。

【0023】合波回路91の標本化タイミング発生器1 とほぼ同じ周波数の信号を発生する標本化タイミング発 生器13が設けられている。両方の標本化タイミング発 生器1,13の発生する周波数はほぼ同じであるので、 この分波回路96中の標本化タイミング発生器13の発 生する周波数もサンプリング周波数fsとしている。直 交振幅復調回路95 (図1)からの複素出力が、A/D 変換回路48 (図1) においてサンプリング周波数fs に基づき標本化及びディジタル化され、複素ディジタル 数値系列として、シフトレジスタ27に入力する。この 10 シフトレジスタ17は、サンプリング周波数fsによっ て駆動される1入力N出力のものであって、このシフト レジスタ27の各段の(複素)出力には、それぞれ、サ ンプリング周波数 f sに基づいて標本化を行う標本化回 路26-1~26-Nを介して、ディジタルサブフィルタ2 5-1~25-Nが接続されている。 i 番目のディジタルサ ブフィルタ25-1は、基本フィルタ $H_{i-1}(Z^N)$ で表わさ れるフィルタリングを行うものであって、これらN個の ディジタルサブフィルタ25-1~25-Nが集合してディ ジタルフィルタ回路を構成している。

【0024】各ディジタルサブフィルタ25-1~25-N

からのN並列の複素出力(複素数値系列)に対してN点

の高速複素フーリエ変換を行うFFT回路24が設けら れており、FFT回路24の出力側には、制御部19に よって制御されるスイッチ回路22が設けられている。 スイッチ回路22は、FFF回路24の各出力ごとに設 けられた合計N個の第1の加算器16と、各加算器16 の出力をそれぞれ入力としいずれも1入力3出力のN個 のスイッチ素子17と、スイッチ素子17の出力側にそ れぞれ配置された合計N個の第2の加算器18から構成 30 されている。スイッチ素子17の出力端子を T_1 , T_2 , T3とすると、i番目の第1の加算器16は、FFT回路 24のi番目の複素出力とi-1番目のスイッチ素子1 7のT3出力とを加算して、i番目のスイッチ素子17 に出力する。また、i番目の第2の加算器18は、i番 目のスイッチ素子17のT2出力とi+1番目のスイッ チ素子17の T_1 出力とを加算して出力する。ただし、 i+1>Nやi-1<0であれば、該当する配線は行わ れない。これらスイッチ素子17は、制御部19によっ て、個別に入力端子 S_1 , S_2 , S_3 が切り替えられる。 【0025】また、合波回路81の場合と同様に、サン プリング周波数 f_s に基づき $k \Delta f$ の周波数 (k=0, 1, ···, N-1) のN個の複素ローカル信号を発生するN 式の複素局部発振回路14が設けられている。各第2の 加算器18の出力には、それぞれ、複素乗算器21が接 続されており、各複素乗算器21には、対応する第2の 加算器18の出力信号のほか、複素局部発振回路14か らの複素ローカル信号 [周波数 = 0, Δ f, 2 Δ f, …, $(N-1)\Delta f$] が入力している。そして、各複素乗算器 21の出力には、それぞれ、サンプリング周波数 fsに

基づいてディジタル/アナログ変換を行うD/A変換器 20が設けられている。すなわち、N個のD/A変換器 20のうち i 番目のD/A変換器 20からの出力信号(情報信号)は、i 番目の第2の加算器 18の複素出力に対してi 番目の複素乗算器 21 において周波数が(i -1) Δ f の複素ローカル信号が乗算された信号をアナログ化した信号である。

12

【0026】複素局部発振回路4,14の構成例が図4 に示されている。本実施の形態において、複素局部発振 回路4,14はいずれもダイレクトディジタルシンセサ イザ (DDS; Direct Digital Synthesizer) として構 成されており、出力すべき各周波数の複素ローカル信号 ごとに、Dフリップフロップ30と余弦(cos)成分用 の波形発生用テーブル回路31と正弦(sin)成分用の 波形発生用テーブル回路32と加算器33とを有してい る。各Dフリップフロップ30のクロック(C)端子には クロック(例えば、サンプリング周波数 fs)が共通に 与えられている。また、各複素ローカル周波数ごとのブ ロックにおいて、そのブロックで発生すべき複素ローカ 20 ル周波数が k Δ f であるとして、加算器 3 3 には k Δ f /fsに該当する数値とDフリップフロップ30のQ出 力とが入力し、加算器33によるこれらの加算結果は、 Dフリップフロップ30のD端子に入力する。また、D フリップフロップ30のQ出力端子は、各波形発生用テ ーブル回路31,32の入力にも接続している。波形発 生用テーブル回路31,32はルックアップテーブル形 式のものであって、例えばROM(読み出し専用メモ リ) からなる。このように各複素ローカル周波数ごとの ブロックを構成することにより、共通クロックの供給を 受けてそれぞれのブロックで、複素ローカル信号が波形 での瞬時値をディジタル値で表わした信号として発生す る。 α なお、(N-1) Δ F は α F 等価であり、このよう にして、複素局部発振回路4,14は、周波数が0,Δ f, 2 Δ f, ···, (N-1) Δ f である各複素ローカル信号 を生成する。

【0027】次に、直交振幅変調(QAM)回路92及 び直交振幅復調(QAD)回路95の構成を説明する。 図5(a)は直交振幅変調回路92の構成を示じ、図5(b) は直交振幅復調回路95の構成を示している。

40 【0028】本実施の形態では、合波回路91から出力される信号、分波回路92に入力する信号は、いずれも、複素ディジタル信号である。そこで、図5(a)に示しように、合波回路91からの複素ディジタル信号は、高速D/A変換回路44によって、実数成分と虚数成分にそれぞれ対応する2成分のアナログ信号に変換され、直交振幅変調回路92に入力する。図5(a)で高速D/A変換回路44が2つ描かれているのは、複素ディジタル信号の実数成分、虚数成分をそれぞれ変換するためである。直交振幅変調回路92は、ローカル発振器40からのローカル発振信号(搬送波)の位相をπ/2だけず

らして出力する $\pi/2$ 移相器 4 1 と、高速 D/A 変換回路 4 4 からの 2 成分のアナログ信号がそれぞれ入力する2 つのミキサ 4 2 と、これら 2 つのミキサ 4 2 の出力を合波する合波器(コンバイナ) 4 3 とによって構成され、一方のミキサ 4 2 にはローカル発振信号がそのまま供給され、他方のミキサ 4 2 には $\pi/2$ 移相器 4 1 の出力が供給されている。

【0029】同様に、図5(b)に示すように、複素振幅復調回路95は、ローカル発振器45からのローカル発振信号の位相を $\pi/2$ だけずらして出力する $\pi/2$ 移相 10器46と、受信部94(図1参照)からの受信 I F信号が共通に入力する2つのミキサ47とを有し、一方のミキサ47にはローカル発振信号がそのまま供給され、他方のミキサ47には $\pi/2$ 移相器46の出力が供給されている。各ミキサ47の出力はそれぞれA/D変換回路48で標本化及びディジタル化され、複素ディジタル信号として分波回路96に供給される。図5(b)でA/D変換回路48が2つ描かれているのは、2つのミキサ47がそれぞれ実数成分と虚数成分に対応しているのに呼応して、複素ディジタル信号の実数成分と虚数成分とを20それぞれ出力するためである。

【0030】次に、この可変帯域幅周波数分割多重通信 方式の動作について説明する。まず、送信側装置81内 での処理を説明する。

【0031】合波回路91において、標本化タイミング発生器1がサンプリング周波数 f_s でサンプリングパルスを発生すると、各A/D変換器3で各チャネルの送信情報信号が標本化されてディジタル信号に変換される。送信されるべき k 番目のチャネルの入力信号(情報通信信号)を $x_k(t)$ で表わすことにすると(k=0,1,2,...,N-1)、各A/D変換器3において標本化されて出力される信号は、

[0032]

で表わされる。ただし、 $x_k(m)$ は、 $x_k(t)$ の第m番目の標本値(サンプリングされた値)であり、Zは

[0033]

【数2】
$$Z = \exp(j\omega/f_s)$$

 $= \exp(j\omega/f_s) \tag{2},$

$$\omega = 2\pi f \tag{3}$$

であり、jは虚数単位であり、fは周波数変数である。 【0034】ここで、各チャネルの信号を帯域制限する チャネルフィルタの特性を

14

[0035]

【数3】

$$G(Z) = \sum_{\ell=0}^{L-1} g(\ell) Z^{-\ell}$$
 (4)

で表わす。この式(4)は、次式のように変形される。

[0036]

0 【数4

$$G(Z) = \sum_{i=0}^{N-1} Z^{-i} G_i(Z^N)$$
 (5)

t- 151.

$$G_{i}(Z^{N}) = \sum_{\ell=0}^{L/N-1} Z^{-i} g(\ell' N + i) Z^{-N\ell'}$$
 (6)

各チャネルの信号をチャネルフィルタG(z)を通した上でそれぞれに指定された周波数位置に移動した上で、全チャネルの信号を加え合わせれば、周波数分割多重された送信信号が得られることになる。例えば、第kチャネ20 ルの信号は、

[0037]

【数5】

$$\omega_{k} = \mathbf{k} \cdot 2\pi \cdot \Delta \mathbf{f} \tag{7}$$

$$\Delta f = f_s / N \tag{8}$$

なる周波数位置に移動させる。各チャネルの入力信号 $x_k(Z)$ をチャネルフィルタG(z)で帯域制限した結果 $Y_k(Z)$ は以下のように表わされる。

[0038]

0 【数6】

 $Y_k(Z) = G(Z) x_k(Z)$

$$= \sum_{i=0}^{N-1} Z^{-i} G_i(Z^N) x_k(Z)$$
 (9)

これをωkに周波数移動するには、

[0039]

$$Z \to \exp(-j\omega_k/f_s) \cdot Z \tag{10}$$

なる変数変換を行えばよい。その結果は

[0040]

40 【数8】

$$Y_{k}(Z;k) = \sum_{i=0}^{N-1} \exp(ji\omega_{k}/f_{s})Z^{-i}G_{i}(Z^{N})x_{k}(\exp(-j\omega_{k}/f_{s}))$$

$$= \sum_{i=0}^{N-1} \exp(j2\pi ki/N)Z^{-i}G_{i}(Z^{N})x_{k}(\exp(-j2\pi k/N)\cdot Z)$$
(11)

となる。ここで

【数 9 】

$$\frac{\omega_{k}}{f_{s}} = 2\pi k \frac{\Delta f}{f_{s}} = \frac{2\pi}{N} k \tag{12}$$

[0043] 【数10】

を用いた。

【0042】式(11)の各チャネルをk=0~N-1につ

$$Y(Z) = \sum_{k=0}^{N-1} Y_k(Z;k)$$

$$= \sum_{i=0}^{N-1} Z^{-i} G_i(Z^N) \sum_{k=0}^{N-1} \exp(j 2\pi k i/N) x_k (\exp(-j 2\pi k/N) \cdot Z)$$
加算
ディジタル
ジャアフィルタ

このようにして合波動作を行うものが図2に示す合波回 路91である。各A/D変換器3によってディジタル値 に変換された入力信号系列は、複素局部発振回路 4 と各 複素乗算器5により周波数変換される。それが式(13)の

[0044]

$$\begin{cases} & \text{± 1 1 } \\ & \text{$x_k(Z) \to x_k(\exp(-j2\pi k/N) \cdot Z)$} \end{cases}$$
 (14)

なる変換に相当する。

【0045】そして、このように周波数変換された入力 信号系列は IFFT回路 9 で複素フーリエ逆変換演算さ れ、ディジタルサブフィルタ10-1~10-Nでフィルタ リングされ、遅延器11-1~11-Nを経由して、加算回 路12で総加算動作が施される。これらの処理と式(13) の右辺との対応関係は明らかであろう。

【0046】このようにして得られた送信出力Y(Z) は、複素ディジタル信号であり、高速D/A変換回路4 4でアナログ信号に変換された後、直交振幅変調回路9 2で直交振幅変調信号となって、送信部93から受信側 装置82に送信される。

【0047】次に、受信側装置82内での処理について 説明する。受信部94で受信した信号は中間周波数の受 信IF信号となり、直交振幅復調回路95で復調され、 A/D変換回路48で複素ディジタル信号に変換されて 分波回路96に入力する。

【0048】ここで、分波回路96に入力する信号を [0049]

 $R(Z) = \sum_{n} r(n) Z^{-n}$ (15)

と表わされ、求める出力は、

【数16】

$$H(Z) \cdot R(Z; -k)$$

$$= Z^{-(N-1)} \sum_{m} Z^{-m} \cdot \exp(-j2\pi km/N) \cdot \sum_{i=0}^{N-1} \exp(-j2\pi ki/N) H_{N-1-i}(Z^{N}) r(m+i)$$
周波数シフト
FFT
ディジタル (18)

と表わされる。

【0055】このようにして周波数分波を行うのが分波 回路96である。A/D変換回路48から分波回路96 に入力した複素ディジタル信号は、シフトレジスタ27 と標本化回路26-1~26-NによってN本の複素ディジ 50 って、フィルタバンクが形成されていることになる。

とする。周波数分波するとは、k (k=0,1,2,…,N -1) チャネルの信号に対してωk→0なる周波数移動 を行い、それに引続いて所定のローパスフィルタで低域 成分を選択することである。ここでの周波数変換(周波 数移動)は、

16

いて加え合わせたものが送信出力Y(Z)となる。

[0050]

$$Z \rightarrow Z \cdot \exp(j2\pi k/N)$$
 (16)

なる変換で表わされる。その結果をR(z;-k)と表わ すと、 20

[0051]

【数14】

$$R(Z; -\mathbf{k}) = \sum_{n} \exp(-j 2\pi \mathbf{k} n/N) \mathbf{r}(n) Z^{-n}$$
 (17)

となる。

【0052】これをローパスフィルタH(Z)で取り出せ ば、k番目のチャネルに対する選択出力が得られる。フ ィルタH(Z)は、

[0053]

$$H(Z) = \sum_{\ell=0}^{L-1} h(\ell) Z^{-\ell}$$

$$= \sum_{i=0}^{N-1} Z^{-i} H_i(Z^N)$$

$$= Z^{-(N-1)} \sum_{i=0}^{N-1} Z^i H_{N-1-i}(Z^N)$$
(18)

タル信号に分けられ、ディジタルサブフィルタ25-1~ 25-NとによってフィルタリングされてFFT回路24 に入力し、高速複素フーリエ変換が施される。結局、シ フトレジスタ27からFFT回路24の出力端までによ

【0056】FFT回路24のk番目の出力は、中心周 波数をωkとし、基本フィルタH(Z)によって表わされ るバンドパスフィルタ特性を示している。そこで、FF T回路24の出力のうち相隣り合うチャネルをスイッチ 回路22によって加え合わせることによって、種々の周 波数特性のフィルタバンクを構成することが可能にな る。同様に、送信側装置81のスイッチ回路6において も、スイッチ素子7の操作によって、チャネル間隔Δf よりも広帯域の信号を隣接する複数のチャネルに分配す ることが可能になる。以上より、チャネル間隔 Δ f より も広帯域の信号をこの可変帯域幅周波数分割多重通信方 式によって伝送できることになる。図6は、各スイッチ 回路6,22でのスイッチ素子7,17の動作を模式的に 示す図である。各スイッチ素子7,17は上述したよう に3:1のスイッチである。そこで、送信側のスイッチ 回路6において、図6(a)に示すように、各スイッチ素 子7がそれぞれS2入力を選択するようにすれば、各入 力をそのままIFFT回路9に与えることができる。ま た、図6(b)に示すように、隣接する3個のスイッチ素 子7が同じ入力を選択するようにすれば、1つの信号が 20 IFFT回路の3つの入力に同時に入り、その結果、こ の1つの信号が3チャネル分の帯域幅を持つものとして 扱われ、帯域的には3分されて3つのディジタルサブフ ィルタから加算回路12に出力されることになる。一 方、受信側のスイッチ回路22では、図6(c)に示すよ うに、各スイッチ素子17がそれぞれT2出力を選択す るようにすれば、FFT回路24からの各入力をそのま ま出力することができる。また、図6(d)に示すように 各スイッチ素子17を制御すれば、隣接するチャネルの 信号を加え合わせてスイッチ回路22の対応する1つの 出力端子に出力することもできる。図6(b)と図6(d)の スイッチ配置を組み合わせることにより、3チャネル分 の信号の伝送が可能になる。

【0057】図7は、本実施の形態において、周波数帯 域がチャネル間隔 Δ f を越えて広がることの原理を示す 図である。各チャネルの基本フィルタH(Z)の特性とし T、図T(a)に示すように、 Δf だけ中心周波数がずれ たフィルタを加え合わせたときに周波数特性が平坦にな るようなものを使用する。すなわち、合波回路91のデ ィジタルサブフィルタ10-1~10-Nも、分波回路96 のディジタルサブフィルタ25-1~25-Nも、いずれ も、全体としては1つのディジタルフィルタをなし、そ の周波数特性が周波数 Δ f / 2 において折り返し重畳す ると [0, Δf] なる周波数領域において完全に平坦と なるような特性となるようにする。このような特性のフ ィルタは、ナイキスト周波数をΔf/2とするナイキス ト型周波数特性のフィルタであり、通信網では幅広く使 用されている。このような特性の基本フィルタを設定し ておけば、隣接するmチャネルを加え合わせることによ り、帯域幅がm倍となりしかも伝送路特性が平坦となる 50 る。 18

可変フィルタバンクを構成できる。例えば、図7(b)に示すように連続する3チャネル(Ch_1 , Ch_0 , Ch_{-1})を加え合わせることによって、3チャネル分の帯域幅を獲得でき、また、図7(c)に示すように連続する2チャネル(Ch_0 , Ch_{-1})を加え合わせることによって、2チャネル分の帯域幅を獲得できる。

【0058】次に、本実施の形態の可変帯域幅周波数分割多重方式の典型的な応用として、サテライトスイッチド周波数分割多元接続方式に応用した例について、図8を用いて説明する。

【0059】ここでは、通信衛星上の中継局50を考 え、この通信衛星の第1のビームに対応するアンテナ5 1と第2のビームに対応するアンテナ52がこの通信衛 星に設けられており、2つのビーム間でベースバンドス イッチマトリクス53を使用してチャネル間の完全接続 を行う場合を説明する。第1のビーム及び第2のビーム はそれぞれ異なる地域に対応しているものとする。各ア ンテナ51,52には、それぞれ送受信波を共用するた めの分波器 (DPX) 54,55 が接続され、各分波器 54,55には、送信装置(TX)56,57及び受信装 置(RX) 58,59がそれぞれ接続されている。そし て、各送信装置56,57とベースバンドスイッチマト リクス53の間には、それぞれ、図2に示す合波回路と 同構成の合波回路(TMUX)60,61が設けられて いる。同様に、各受信装置58,59とベースバンドマ トリクススイッチ53の間には、それぞれ、図3に示す 分波回路と同構成の分波回路 (TDUX) 62,63が 設けられている。なお、合波回路60,61及び分波回 路62,63が同じ中継局50内に設けられているの で、標本化タイミング発生器や複素局部発振回路はこれ ら合波回路60,61及び分波回路62,63で共用する ことができる。さらに、ベースバンドスイッチ53は、 通常、ディジタル信号処理回路で構成されるため、合波 回路60,61の入力側のD/A変換器は不要であり、 同様に分波回路 6 2, 6 3 の出力側のA/D変換器は不 要である。この中継局50は、上述したように構成した ことにより、ベースバンドマトリクススイッチ53を介 して第1のビームと第2のビームの間でチャネル間の可 変帯域幅での完全接続が可能な多元接続を実現する。し 40 たがって、小型軽量でかつ帯域幅が可変な通信路を設定 することができる。

[0060]

【発明の効果】以上説明した本発明は、ステップ周波数(チャネル周波数間隔)が Δ fである狭帯域通信網からその整数倍の帯域幅の平坦な周波数特性を有する可変帯域幅通信網を構成することができるとともに、フィルタバンクをディジタル信号処理(DSP)技術で実現しているので、極めて正確な特性を、小型軽量、低消費電力で信頼性の高い装置により実現できるという効果があ

【図面の簡単な説明】

【図1】本発明の実施の一形態の可変帯域幅周波数分割 多重通信方式の構成を示すブロック図である。

【図2】送信側装置内の合波回路として使用されるトランスマルチプレクサの構成を示すブロック図である。

【図3】受信側装置内の分波回路として使用されるトランスマルチプレクサの構成を示すブロック図である。

【図4】複素局部発振回路の構成例を示すブロック図である。

【図5】(a)は直交振幅変調(QAM)回路の構成を示すブロック図、(b)は直交振幅復調(QAD)回路の構成を示すブロック図である。

【図6】(a),(b)は合波回路内のスイッチ回路の動作を説明する図、(c),(d)は分波回路内のスイッチ回路の動作を説明する図である。

【図7】(a)~(c)は、図1の可変帯域幅周波数分割多重通信方式におけるフィルタの周波数特性を示す図である。

【図8】図1の可変帯域幅周波数分割多重通信方式を利用したサテライトスイッチ型周波数分割多元接続方式を 20 示すブロック図である。

【図9】従来の倍数サンプリング型トランスマルチプレクサの構成を示すブロック図である。

【図10】(a),(b)は、図9の倍数サンプリング型トランスマルチプレクサで使用される内挿型ディジタルサブフィルタの構成を示すブロック図である。

【図11】従来の可変帯域幅FDM分波回路の構成を示すブロック図である。

【符号の説明】

1,13 標本化タイミング発生回路

3 A/D変換器

4,14 複素局部発振回路

5,21 複素乗算器

6,22 スイッチ回路

7,17 スイッチ素子

8,19 制御部

9 逆FFT回路

10-1~10-N, 25-1~25-N ディジタルサブフィルタ

20

11-1~11-N 遅延器

12 加算回路

16,18,33 加算器

20 D/A変換器

10 24 FFT回路

26-1~26-N 標本化回路

27 シフトレジスタ

30 Dフリップフロップ

31,32 波形発生用テーブル回路

40,45 ローカル発振器

41,46 π/2移相器

42,47 ミキサ

4 3 合波器

44 高速D/A変換回路

9 48 A/D変換回路

50 中継局

51,52 アンテナ

53 ベースバンドスイッチマトリクス

54,55 分波器

56,57 送信装置

58,59 受信装置

60,61,91 合波回路

62,63,96 分波回路

81 送信側装置

30 8 2 受信側装置


92 直交振幅変調回路


9 3 送信部


9 4 受信部

95 直交振幅変調回路


【図8】









【図3】






【図6】


(14)



【図7】



【図9】



【図11】

